設(shè)計驗(yàn)證崗位職責(zé)(6篇)
在當(dāng)今社會生活中，崗位職責(zé)使用的頻率越來越高，崗位職責(zé)的明確對于企業(yè)規(guī)范用工、避免風(fēng)險是非常重要的。那么相關(guān)的崗位職責(zé)到底是怎么制定的呢？下面是小編為大家整理的設(shè)計驗(yàn)證崗位職責(zé)，歡迎大家分享。
設(shè)計驗(yàn)證崗位職責(zé)1
芯片設(shè)計驗(yàn)證工程師杭州國芯科技股份有限公司杭州國芯科技股份有限公司,nationalchip,國芯科技,杭州國芯,國芯崗位職責(zé):負(fù)責(zé)芯片的設(shè)計驗(yàn)證與驗(yàn)證計劃制定。
任職要求:
1.本科及以上學(xué)歷,電子相關(guān)專業(yè),熟悉ic設(shè)計與驗(yàn)證技術(shù);
2.熟悉verilog和面向?qū)ο缶幊?有芯片設(shè)計驗(yàn)證項(xiàng)目經(jīng)驗(yàn)者優(yōu)先;
3.掌握system verilog或熟悉uvm、vmm者優(yōu)先。
設(shè)計驗(yàn)證崗位職責(zé)2
epb算法設(shè)計與驗(yàn)證工程師上海匯眾上海匯眾汽車制造有限公司,上海匯眾,匯眾招聘崗位: epb算法設(shè)計與驗(yàn)證工程師
工作地點(diǎn):上海市浦東南路1493號
數(shù)量: 2人
學(xué)歷要求:碩士及以上學(xué)歷
專業(yè)要求:車輛工程、控制工程或相關(guān)專業(yè)
英語能力:英語cet6以上
經(jīng)歷要求:有3年以上底盤電控產(chǎn)品開發(fā)經(jīng)歷
性別要求:不限
年齡要求:不限
經(jīng)驗(yàn)要求: 3年以上底盤電控產(chǎn)品的控制算法的`設(shè)計驗(yàn)證經(jīng)驗(yàn)
其他要求:熱愛這個行業(yè)、勤學(xué)肯干,具有團(tuán)隊(duì)協(xié)作精神
工作職責(zé):
1)根據(jù)電子駐車系統(tǒng)(epb)算法代碼進(jìn)行控制算法驗(yàn)證工作;
2)利用相關(guān)的工具,如tessy,qac,polyspace等進(jìn)行軟件單元測試;
3)編寫算法軟件單元測試用例;
4)撰寫控制算法軟件驗(yàn)證相關(guān)的報告和文檔;
5)熟悉軟件釋放流程,管控軟件發(fā)布質(zhì)量。
優(yōu)先經(jīng)驗(yàn)和技能:
1)精通控制理論;具有汽車系統(tǒng)動力學(xué)、制動系統(tǒng)等專業(yè)知識;
2)具有開發(fā)電子制動系統(tǒng)項(xiàng)目的經(jīng)歷者優(yōu)先,包括epb、abs、tcs、esp等;
3)熟練使用matlab/simulink等建模工具;熟練使用tessy,qac,polyspace等測試軟件;熟悉c語言;
4)熟悉misra c規(guī)則;
5)有歐美外資、合資企業(yè)的工作經(jīng)歷者優(yōu)先。
設(shè)計驗(yàn)證崗位職責(zé)3
崗位職責(zé)
1. 負(fù)責(zé)芯片正確性驗(yàn)證和設(shè)計評估
2. 理解芯片相關(guān)功能,編寫驗(yàn)證方案
3. 進(jìn)行代碼lint檢查和形式化驗(yàn)證
4. 構(gòu)建驗(yàn)證環(huán)境,編寫測試用例,運(yùn)行芯片的RTL級/門級仿真
5. 運(yùn)行回歸測試,進(jìn)行芯片的.代碼和功能覆蓋率分析
6. 編寫驗(yàn)證報告
職位要求
1. 本科及以上,高學(xué)歷者優(yōu)先
2. 計算機(jī)、自動化、通信、電子類專業(yè)優(yōu)先
3. 學(xué)過數(shù)字電路、計算機(jī)系統(tǒng)結(jié)構(gòu)、軟件編程等相關(guān)課程者優(yōu)先
4. 學(xué)過用過System VerilogUVMVerilogVHDL匯編語言腳本語言(ShellPerlPython)Linux基本操作者優(yōu)先
5. 有芯片設(shè)計驗(yàn)證經(jīng)驗(yàn)或者其他變成經(jīng)驗(yàn)的優(yōu)先
設(shè)計驗(yàn)證崗位職責(zé)4
芯片設(shè)計驗(yàn)證工程師瀚芯咨詢上海瀚芯商務(wù)咨詢有限公司,瀚芯咨詢,瀚芯soc芯片設(shè)計驗(yàn)證工程師asic verification engineer
position: ic design verification engineer, or above level
location: shanghai
responsibilities:
-understanding the expected functionality of designs.
-developing testing and regression plans.
-verification with verilog / system verilog / uvm
-setup verification testbench in module level and chip level, define and execute verification plan with full functional coverage.
-designing and developing verification environment.
-running rtl and gate-level simulations/regression.
-code/functional coverage development, analysis and closure.
requirements:
-ic verification skills and basic knowledge of logic and circuit design, good communication and problem solving skills.
-system verilog, vmm/ovm/uvm verification methdology.
-industry standard asic design and verification
-master's degree with 5+ years of experience
設(shè)計驗(yàn)證崗位職責(zé)5
職責(zé)描述:
從事國家重大工程項(xiàng)目的`fpga/ic設(shè)計及驗(yàn)證工作，主要包括文檔審查、靜態(tài)時序分析、功能仿真、形式化驗(yàn)證、板級測試等;
任職要求:
1)熟悉verilog/vhdl中的一門語言，了解psl、sva等斷言;
2)具有較為扎實(shí)的數(shù)字芯片設(shè)計驗(yàn)證基礎(chǔ)，熟悉fpga設(shè)計驗(yàn)證流程;
3)熟悉ise、libero、quartus等fpga開發(fā)工具，modelsim/vcs仿真工具之一;
4)具有良好的團(tuán)隊(duì)合作精神、溝通協(xié)調(diào)能力及文字表達(dá)能力;
5)電路、通信、信號處理、計算機(jī)、微電子及相關(guān)專業(yè);
6)具有英語四級以上水平。
設(shè)計驗(yàn)證崗位職責(zé)6
ic設(shè)計驗(yàn)證工程師西安紫光國芯半導(dǎo)體有限公司西安紫光國芯半導(dǎo)體有限公司,華芯半導(dǎo)體,西安紫光國芯,西安紫光國芯半導(dǎo)體有限公司,紫光國芯以下招聘職位均為公司設(shè)計服務(wù)部門的工程師職位,為上海大型國際ic公司以及國內(nèi)頂端ic公司提供on-site設(shè)計服務(wù)。
西安紫光國芯的設(shè)計服務(wù)部門能夠提供高端設(shè)計服務(wù),具備從設(shè)計規(guī)格到芯片流片完整流程的設(shè)計經(jīng)驗(yàn),包括:設(shè)計實(shí)現(xiàn)、功能驗(yàn)證、綜合和dft、物理實(shí)現(xiàn)、時序和物理檢查、流片。公司在過去幾年中成功為客戶完成了十幾款soc在65nm/40nm/28nm/14nm工藝上的soc芯片設(shè)計和流片,幫助客戶低成本的、高效的實(shí)現(xiàn)產(chǎn)品化,是目前國內(nèi)最大的設(shè)計服務(wù)外包服務(wù)商,所服務(wù)的客戶均為國際知名大型芯片設(shè)計公司以及國內(nèi)頂端芯片設(shè)計公司,具備一流的.技術(shù)及設(shè)計環(huán)境以及良好的文化氛圍,我們的員工在客戶端承擔(dān)核心技術(shù)板塊,使其可以快速穩(wěn)定成長。
我們各個業(yè)務(wù)板塊均提供先進(jìn)的設(shè)計開發(fā)環(huán)境,良好的企業(yè)文化以及人文關(guān)懷,優(yōu)厚的薪酬待遇,完善的休假體系,全面的社會及商業(yè)保險。誠邀有志ic事業(yè)的人才加盟共同發(fā)展!
responsibilities:
1. according to the design specification, be responsible for the verification plan and verification objective definition.
2. test-bench development (modeling, assertions, checkers, monitors, score-board, regressions, coverage), test-case development (sequence, vrad) and integration.
3. work with random verification methodology(vmm, ovm, uvm, erm)
4. work as an independent verification engineers to check the design functionality at soc module level and chip level.
5. work as interface with front-end and back-end engineer to optimize or review the design architecture and implementation.
6. verilog or vhdl coding according to design specification or external/internal ip integration.
7. support the post simulation with gate-level verilog or vhdl net list.
requirements:
1. either bachelor, master or phd in microelectronics, electronic engineering, or related field, 2+ years of verification working experience.
2. experience with verification language (specman/e-language, system-verilog, vera)
3. experience with rtl coding and simulators (modelsim, nc-sim).
4. basic knowledge of script language (perl, tcl, c-language and so on)
5. knowledge about 2g/3g/lte handset baseband architecture, arm, ahb architecture is a plus.
6. knowledge about baseband chip peripheral (usb2.0/usb3.0, ssic, mipi) is a plus.
7. team oriented, love to work in young, international and highly motivated teams.
8. good command of english
【設(shè)計驗(yàn)證崗位職責(zé)】相關(guān)文章：
設(shè)計崗位職責(zé)03-20
設(shè)計崗位職責(zé)03-14
設(shè)計設(shè)計崗位職責(zé)15篇03-20